http://www.terasic.com.tw/wiki/index.php?action=history&feed=atom&title=%E3%80%8ADCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F%E3%80%8B 2026-04-28T19:51:53Z Revision history for this page on the wiki MediaWiki 1.16.5 http://www.terasic.com.tw/wiki/index.php?title=%E3%80%8ADCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F%E3%80%8B&diff=1391&oldid=prev 2018-04-13T02:24:22Z

<p>moved <a href="/wiki/DCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F" class="mw-redirect" title="DCC外部时钟输入范围？">DCC外部时钟输入范围？</a> to <a href="/wiki/%E3%80%8ADCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F%E3%80%8B" title="《DCC外部时钟输入范围？》">《DCC外部时钟输入范围？》</a></p> <table style="background-color: white; color:black;"> <tr valign='top'> <td colspan='1' style="background-color: white; color:black;">← Older revision</td> <td colspan='1' style="background-color: white; color:black;">Revision as of 02:24, 13 April 2018</td> </tr></table>

Dongliu http://www.terasic.com.tw/wiki/index.php?title=%E3%80%8ADCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F%E3%80%8B&diff=1388&oldid=prev 2018-04-13T02:05:56Z

<p>Created page with &quot;&#39;&#39;&#39;Q&#39;&#39;&#39;:DCC外部时钟输入范围？ &#39;&#39;&#39;A&#39;&#39;&#39;: 单端的外部时钟接入范围在1M~100M左右。 差分外部时钟，如果做采样时钟，不能超过采样率150M，...&quot;</p> <p><b>New page</b></p><div>'''Q''':DCC外部时钟输入范围？<br /> <br /> '''A''':<br /> <br /> 单端的外部时钟接入范围在1M~100M左右。<br /> <br /> 差分外部时钟，如果做采样时钟，不能超过采样率150M，如果接入FPGA做其他时钟信号，范围在1M到所选FPGA本身的 最大限制。<br /> <br /> PS：一般我们建议客户可以直接用FPGA PLL 出来的clock 就可以了，更简单。<br /> <br /> [[DCC TopPage|back]]</div>

Dongliu