《DCC外部时钟输入范围？》

From Terasic Wiki

(Difference between revisions)
Jump to: navigation, search
(Created page with "'''Q''':DCC外部时钟输入范围？ '''A''': 单端的外部时钟接入范围在1M~100M左右。 差分外部时钟，如果做采样时钟，不能超过采样率150M，...")
 

Latest revision as of 10:24, 13 April 2018

Q:DCC外部时钟输入范围？

A:

单端的外部时钟接入范围在1M~100M左右。

差分外部时钟，如果做采样时钟，不能超过采样率150M，如果接入FPGA做其他时钟信号，范围在1M到所选FPGA本身的 最大限制。

PS：一般我们建议客户可以直接用FPGA PLL 出来的clock 就可以了，更简单。

back

Retrieved from "http://www.terasic.com.tw/wiki/%E3%80%8ADCC%E5%A4%96%E9%83%A8%E6%97%B6%E9%92%9F%E8%BE%93%E5%85%A5%E8%8C%83%E5%9B%B4%EF%BC%9F%E3%80%8B"