DE10-Standard FAQ Spec
From Terasic Wiki
(Difference between revisions)
(Created page with "*Why the FPGA Side using SDRAM instead of DDR3") |
|||
| Line 1: | Line 1: | ||
| - | * | + | *Q :Why the FPGA Side using SDRAM instead of DDR3 ? |
| + | |||
| + | A:因為DE10-Standard主要面向學校, 所以得要放一對7-segment, switch, button...所以就沒有pin 放ddr3 了 | ||
| + | |||
| + | *Q :為什麼 DE10-Standard使用 GX系列 Cyclone V FPGA ,確沒有在 HSMC上放置 Transceiver ? | ||
| + | |||
| + | A: 若要在HSMC上加入Transceiver, 需要加入搭配的clock gen,還有PCB 板材也要增加...會增加cost......考慮道到大部份人不會用Transceiver, 所以沒有加這功能. | ||
Revision as of 11:18, 7 June 2017
- Q :Why the FPGA Side using SDRAM instead of DDR3 ?
A:因為DE10-Standard主要面向學校, 所以得要放一對7-segment, switch, button...所以就沒有pin 放ddr3 了
- Q :為什麼 DE10-Standard使用 GX系列 Cyclone V FPGA ,確沒有在 HSMC上放置 Transceiver ?
A: 若要在HSMC上加入Transceiver, 需要加入搭配的clock gen,還有PCB 板材也要增加...會增加cost......考慮道到大部份人不會用Transceiver, 所以沒有加這功能.
